2024 年 Semicon Taiwan 國際半導體展完美落幕，先進封裝成為突破摩爾定律的關鍵，尤其以面板級扇出型封裝（FOPLP）成為備受關注的下一代技術，同時也是封測廠、面板廠極力布局的方向。
事實上，國內封測廠推動 FOPLP 已有七八年，但因為良率問題未見顯著成效，客戶也持觀望態度，因此沒有太多終端應用落地。然而，台積電董事長魏哲家在 7 月 18 日法說會指出，正在研究 FOPLP 技術，預期三年後技術可成熟，無疑是給這項技術「添一把火」，國內外設備商、封測廠、面板廠全熱起來，一起衝刺技術落地。
FOPLP 技術是 FOWLP 技術的延伸，以方形基板進行 IC 封裝，可使封裝尺寸更大、降低生產成本。據經濟部說法，以面板產線進行 IC 封裝，方形面積相較晶圓有更高的利用率，達到 95%，即相同單位面積下，可擺放更多的晶片數量。然而，因封裝尺寸更大，面臨面板翹曲、均勻性和良率問題。至於 FOPLP 的 Panel（面板）載板可採用 PCB 或者液晶面板用的玻璃載板，包括台積電在內廠商都開始研究玻璃載板的可行性。
▲ G3.5 FOPLP Glass Panel 生產面積。（Source：群創）
台積電開發的 FOPLP 可想像成「矩形 InFO」，整合台積電 3D fabric 平台其他技術，發展出 2.5D / 3D 等先進封裝，以用於高階產品應用，最快 2027 年亮相。據日經報導，台積電正與設備及原物料供應商合作研發面板級晶片封裝技術，目前仍在早期階段。據悉，試驗中的矩形基板尺寸為 510×515mm，但有消息稱新定案版本為 600×600mm。
半導體設備業者認為，FOPLP 生態鏈發展主要看台積電，但隨著 AI 持續發展，在算力提升又必須兼顧成本的考量下，FOPLP 仍是未來需發展的方向。這項技術應該不會取代 CoWoS，而是提供客戶在成本考量下的新解決方案。
市場研調機構 TrendForce 指出，FOPLP 封裝技術導入主要用於三種模式，即OSAT 業者將消費性 IC 封裝方式從傳統封裝轉換至 FOPLP；晶圓代工廠、OSAT 業者封裝 AI GPU，將 2.5D 封裝模式自 wafer level（晶圓級）轉換至panel level（面板級）；最後是面板業者封裝消費性IC。
台積電布局 FOPLP 以前，早期投入這項技術的國內廠商包括力成、群創和日月光。力成 2018 年在新竹科學園區三廠開始興建，啟動全球第一座 FOPLP 量產基地，正式布局高階封裝領域。執行長謝永達指出，看好未來在 AI 世代，異質封裝將採用更多 FOPLP 解決方案，預計 2026~2027 年會導入量產。
封測龍頭日月光 FOPLP 產品將在明年第二季開始出貨，面板尺寸從 300×300mm 已經擴張至 600×600mm，目前高通與其洽談 PMIC（電源管理IC）產品。此外，AMD 也與日月光、力成洽談 PC CPU 產品。
面板大廠群創近年積極轉型，自 2017 年便投入研發，目前試量產線月產能約 1,000 片，今年下半年可望量產。目前首期產能已被訂光，並開始啟動第二期擴產計畫，主要客戶為恩智浦、意法半導體等國際 IDM 大廠，未來將視客戶需求將月產能逐步提升至 15,000 片，以 PMIC 產品為主。
盤點國內 FOPLP 相關供應鏈，有濕製程領域弘塑、濺鍍／水平式電漿蝕刻設備廠友威科、雷射修補設備商東捷、載板乾製程設備廠群翊、RDL製程設備亞智科技、電漿清洗及雷射打印廠商鈦昇、自動化設備商萬潤、開發 FOPLP 特殊合金載板鑫科材料等。
隨著先進封裝轉換至 panel level（面板級），半導體設備商將提出另一個說法，即所謂的「CoPoS」（Chip-on-Panel-on-Substrate），即是 CoWoS「面板化」，以面板（Panel）取代晶圓（Wafer），將晶片排列在矩形基板上，最後再透過封裝製程連接到底層的載板上，讓多顆晶片可以封裝一起。
CoPoS 這項技術處於早期初期，初步判斷需要三五年才有機會到位，目前仍以 CoWoS、FOPLP 是較為明確的技術路線圖。
然而，FOPLP 受限於線寬及線距問題，目前應用仍以 PMIC 等成熟製程為主，待技術成熟後才會導入到主流消費性 IC 產品，TrendForce 預期時間約落在今年下半年至 2026 年；至於更高階的 AI GPU 應用，則是 2027-2028年有望落地，與台積電董事長魏哲家預期至少三年後的量產時間相一致，他表示，目前尚未有成熟的解決方案，支持大於十倍光罩尺寸（Reticle size）晶片，預期三年後 FOPLP 將開始導入後，台積電也將做好準備。
（首圖來源：英特爾）
